اسناد مرآة التیار لمکبرات الممانعة البینیة 90 nm فی تطبیقات الألیاف البصریة

عرضنا فی هذا البحث تصمیم جدید لمکبر الممانعة البینیة  (TIA)مع مرآة التیار تم توظیفها بتقنیةnmCMOS) 90). الهدف والتحدی فی هذا البحث هو الوصول الى استهلاک منخفض للقدرة أثناء تلبیة الأداء الازمة الأخرى. تمیل الدوائر المتکاملة (أشباه الموصلات ذات الأکاسید المعدنیة المتکاملة (CMOS الى أن تکون أفضل تقنیة تحقق المستوى المطلوب من التکامل مع سرعة التطبیق⸲ التکلفة⸲والربح لهذا تم استخدامها. مکبر الممانعة البینیة  (TIA)المقترح یتکون من مکبر الترانزستور ذو               البوابة-المشترکة(CG TIA)  ومرآة التیار وذلک لزیادة الربح فی مکبر الممانعة البینیة (TIA)، ومکبر الترانزستور                 ذو المصدر-المشترک  (CS TIA)مع تغذیة استرجاعیة فعّالة (تعمل کمقاومة). بالإضافة الى ذلک، للتحقق من أداء مکبر الممانعة البینیة (TIA) المقترح تم تنفیذ عملیة المحاکاة للدائرة فی برنامج(NI Multisim 14.1)   باستخدام معاملات تقنیة (90nm CMOS) وبالتالی تشیر نتائج المحاکاة لمکبر الممانعة البینیة  (TIA)المقترح لتقنیة (1V 90 nm CMOS) الى أن ربح الممانعة البینیة (66.63تردد عرض نطاق الحزمة (1.0GHz)( لمتسعة دخل (250fF) مرجعیة ضوضاء الدخل (25.413pA/˨Hz) وقیمة استهلاک القدرة (1.08mW) عند فولتیة مسلطة .(1V) هذا الاستهلاک المنخفض للقدرة والفولتیة المسلطة هو الترکیز الرئیسی لهذا العمل بالمقارنة مع المؤلفات البحثیة الأخرى.